19 日本国特許庁(JP)

⑩特許出願公開

¹² 公 開 特 許 公 報 (A)

⑤Int Cl.¹

識別記号

庁内整理番号

❸公開 昭和63年(1988)11月25日

H 01 L 21/90

21/95

M-6708-5F

B-6708-5F 6708-5F

審査請求 有

発明の数 2 (全4頁)

昭63 - 288047

49発明の名称

半導体装置及びその製造方法

②特 願 昭62-123396

20出 頭 昭62(1987)5月20日

⑫発 明 者 森

誠 一

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑪出 願 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

②代 理 人 弁理士 鈴江 武彦 外2名

明報書

1. 発明の名称

半導体装置及びその製造方法

2. 特許請求の範囲

(1) 2 原以上の記憶又は電極層を有し、このうちの下層の配換又は電極層の上に層間絶縁関し、この間間絶縁関にコンタクトホールが開閉と上層の配線又は電極層が設けられた半導体装置において、前型によりの間にSi 3 N 4 / Si O 2 / Si 3 N 4 / Si O 2 / Si 3 N 4 / Si O 2 / Si 3 N 4 / Si O 2 / Si 3 N 4 / Si O 2 / Si 3 N 4 / Si O 2 / Si 3 N 4 / Si O 2 / Si 3 N 4 / Si O 2 / Si 3 N 4 / Si O 2 / Si 3 N 4 / Si O 2 / Si 3 N 4 / Si O 2 / Si 3 N 4 / Si O 2 / Si 3 N 4 / Si O 2 / Si 3 N 5 / Si 3 M 5 / Si O 2 / Si 3 N 6 / Si O 2 / Si 3 N 7 / Si O 2 / Si 3 N 8 / Si O 2 / Si

②半導体基板上に2番以上の配換又は電極層を有する半導体装置の製造方法において、下層の配線又は電極層を形成する工程と、前記下層の配線又は電極層上に層間絶線膜を形成する工程と、前記層間絶線膜にコンタクトホールを含む層間絶線膜上にSi O2 / Si O2 又は

Sia N4 / Si O2 / Sia N4 よりなる3 密膜を堆積する工程と、前記コンタクトホール底部の前記3 層膜をエッチバック法により除去し、前記コンタクトホール側面に前記3 層膜を残す工程と、前記コンタクトホールを含み上層の配線又は電極層を堆積させる工程とを具備したことを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は半導体装置の配線層形成を改善した半導体装置及びその製造方法に関するもので、特にコンタクトホールと配線又は電極層の間隔が改細化されている超しS「デバイスに使用されるものである。

(従来の技術)

従来、超しSIのような数和なデバイスではコンタクトホールと下層の配線または電極層の間隔は、フォトリソグラフィー工程の合わせ特度によって決定されており、ある程度以上は小さくで

(発明が解決しようとする問題点)

(実施例)

以下図面を参照して本発明の一実施例を説明する。第1回ないし第5回は何実施例の製造工程図であるが、これは本発明を、第一層目の電極層の高さが高いEPROM(紫外線消去型PROM)に適用した場合の例である。第1回はコンタクトホールを形成する前の一般的なEPROMの断面

海膜化が要求される。上記絶線膜が厚いとコンタクトホールの大きさが小さくなってしまい、微細デバイスに使用できない。例えば通常のCVD法で堆積させるSiO2層では、電界強度も低く、欠陥密度が多いので、十分な信頼性は得られず当然神觀化も達成できない。

本発明は、下層配線又は電極層と、コンタクトホール開口後に形成する上部配線層との間に、薄くかつ信頼性の高い絶縁膜を堆積させることにより、コンタクトホールと下層配線又は電極層との間の距離をできるだけ短くして、素子の高集積化を達成するものである。

[発明の構成]

(問題点を解決するための手段と作用)

本発明は、下層電極又は配線刷を形成後、確 簡絶縁膜を形成し、次に、この相関絶縁膜にコン タクトホールを開口し、その後、上部の電極又は 配線層を堆積する前に薄膜のSi 〇2 /

Si 3 N 4 / Si O 2 又はSi 3 N 4 / Si O 2 / Si 3 N 4 の 3 暦膜を堆積させる。上記コンタ

図で、1はP形シリコン基板、2はN+拡散層で、 3 は 2 厢ポリシリコンよりなるEPROMセル (第一層目の電極・配線層に相当)、4は層間絶 **稼農である。その後コンタクトホール開口のため** のフォトリソグラフィーを行う。第2因に示すよ うにレジスト5を連布し、フォトリソグラフィー **工程によりレジスト5のパターニングを行ない、** RIE(リアクティブ・イオン・エッチング)法 によりコンタクトホール6を開口する。この場合、 コンタクトホール6とポリシリコン3間の距離が 短いので、部分7でポリシリコン電板3の側面の 絶縁層が非常に薄くなっている。このまま第2層 目(上層)の例えばAL配線層を堆積させれば当 然そのA.J.配線層とポリシリコン電極3は絶縁膜 中の欠陥等によりショートしてしまう確率が増す。 そこで第3回に示すように例えばLPCVD法 (ロープレッシャCVD法)によりSi〇2 膜8 /Sia N 4 膜 9 / Si O 2 膜 1 O の 3 磨膜を解 えばそれぞれ100/120/100人堆積させ る。この3層膜の欠陥密度は通常り、01㎝-2

以下で、電界強度は極性によらず通常30V以上、 20V印加時のリーク電流も10‐『 A / mm² 以 下である。

上記3 層膜と同様の特性はSi3 N4 / SiO2 / Si3 N4 の組み合わせでも実現できる。

次に第4図に示すようにエッチバック法によりコンタクトホール底部の3階膜を除去した後、第5図に示すように第2周目(上層)の配線層となるA 4 層 1 1 を堆積し、バターニングする。これにより2 層ポリシリコンと 1 層 A 4 層の構造が完了した。

10 ··· Si O2 層、11 ··· A & 配線匯。

出願人代理人 弁理士 鈴 江 武 彦

なお本発明は実施例にのみに限られず種々の応用が可能である。例えば本実施例では第 1 層にポリシリコン、第 2 層に A *L* を用いた場合について述べたが、これに限定されないことはもちろんである。


[発明の効果]

以上説明した如く本発明によれば下層配線又は電極層と、コンタクトホール開口後に形成する上部配線形との間に、神くかつ信頼性の高い絶核膜を堆積させることにより、コンタクトホールと下層配線又は電極層との間の距離をできるだけ短くして、素子の高集積化を達成することができるものである。


4. 図面の簡単な説明

第1 図ないし第5 図は本発明の一実施例の製造工程説明図である。


1 … P 形 シ リ コ ン 基 板 、 2 … N * 拡 散 層 、 3 … 2 層 ポ リ シ リ コ ン 層 、 4 … 層 間 絶 縁 膜 、 5 … フ ォ ト レ ジ ス ト 、 6 … コ ン タ ク ト 開 口 郡 、 7 … 問 題 と な る 領 域 、 8 … S i O 2 層 、 9 … S i 3 N 4 層 、



第 4 図



第 5 図









1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-288047

(43)Date of publication of

25.11.1988

application:

(51)Int.CI.

H01L 21/90

H01L 21/95

(21)Application

62-123396

(71)

TOSHIBA CORP

number:

(22) Date of filing:

20.05.1987

(72)Inventor:

Applicant:


MORI SEIICHI

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57) Abstract:

PURPOSE: To design a space between a contact hole and a lower-layer electrode layer at an exceedingly small value, and to improve the degree of integration of an element by insulating the contact hole and the lower-layer electrode layer from an upper electrode layer by subsequently deposited three-layer insulating films even when the contact hole and the lower-layer electrode layer are brought extremely near.

CONSTITUTION: A semiconductor device is composed of a P-type silicon substrate 1, an N+ diffusion layer 2, an EPROM cell 3 (corresponding to a first layer electrode-wiring layer) consisting of two-layer polysilicon and an inter-layer insulating film 4, and photolithography for boring a contact hole 6 is conducted. Three layer films of SiO2 film 8/Si3N4 film 9/SiO2 film 10 are deposited respectively in thickness such as 100Å/120Å/100Å through an LPCVD method (a low pressure CVD method). The three layer films on the bottom of the contact hole are removed through an etchback method, and an Al layer



11 as a second layer (an upper layer) wiring layer is deposited, and patterned. Accordingly, the structure of two layer polysilicon and one-layer Al layer is completed.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]